mos工艺流程的主要步骤 mos制作工艺的基本流程
mos工艺流程的主要步骤 mos制作工艺的基本流程？很多人不了解，今天趣百科为大家带来相关内容，以下由小编为大家带来介绍。
一、MOS管驱动电路综述
用MOS晶体管设计开关电源或电机驱动电路时，大多数人会考虑MOS的导通电阻、最大电压、最大电流等。而很多人只考虑这些因素。这样的电路可能行得通，但并不优秀，也不允许作为正式的产品设计。
1.MOS管的类型和结构
MOSFET是FET的一种(另一种是JFET)，可以* *增强，也可以* *耗尽。P沟道或N沟道有四种，但实际使用的只有增强型N沟道MOS和增强型P沟道MOS，所以通常会提到NMOS，或者PMOS就是指这两种。至于为什么不用耗尽型MOS晶体管，不建议追根究底。对于这两个增强型MOS晶体管，通常使用NMOS。原因是导通电阻小。因此，NMOS通常用于开关电源和电机驱动应用。在下面的介绍中，NMOS是最常用的。
MOS管的三个管脚之间存在寄生电容，这不是我们所需要的，而是由于制造工艺的限制。寄生电容的存在使得驱动电路的设计或选择很麻烦，但又没有办法避免，后面会详细介绍。
从MOS管的原理图可以看出，漏极和源极之间有一个寄生二极管。这种二极管称为体二极管，在驱动感性负载(如电机)时非常重要。顺便说一下，体二极管只存在于单个MOS管中，而在集成电路芯片中通常是没有的。
2.MOS管的导电特性
打开意味着充当开关，相当于闭合开关。NMOS特性，Vgs大于一定值就会导通，适用于源极接地(低端驱动)的情况，只要栅极电压达到4V或10V即可。
PMOS，Vgs小于某个值就会导通，适合源极接VCC(高端驱动)的情况。然而，虽然PMOS可以方便地用作高端驱动器，但NMOS通常用于高端驱动器，因为它的导通电阻大，价格高，替代类型少。
3.MOS开关管的损耗
无论是NMOS还是PMOS，导通后都有一个导通电阻，这样电流就会在这个电阻上消耗能量，这部分消耗的能量叫做导通损耗。选择导通电阻小的MOS管可以降低导通损耗。目前小功率MOS管的导通电阻一般在几十毫欧左右，有的也有。
MOS开启和关闭的时候，一定不是瞬间完成的。MOS两端的电压下降，电流上升。在此期间，MOS管的损耗是电压和电流的乘积，称为开关损耗。通常开关损耗远大于导通损耗，开关频率越快损耗越大。
瞬时电压和电流的乘积很大，损耗很大。缩短开关时间可以减少每次导通时的损耗；通过降低开关频率，可以减少单位时间的开关次数。这两种方法都可以降低开关损耗。
4.MOS管驱动
与双极型晶体管相比，一般认为导通MOS晶体管不需要电流，只要GS电压高于一定值即可。这很容易做到，但我们仍然需要速度。
在MOS管的结构中，可以看到GS和GD之间存在寄生电容，MOS管的驱动实际上就是电容的充放电。给电容充电需要一个电流，因为在给电容充电的瞬间可以把电容看成是短路，所以瞬时电流会比较大。在选择/设计MOS晶体管驱动器时，首先要注意的是瞬时短路电流的大小。
第二点需要注意的是，当栅极电压大于源极电压时，通常用于高端驱动的NMOS需要开启。当高端驱动的MOS晶体管导通时，源极电压与漏极电压(VCC)相同，因此栅极电压比VCC高4V或10V。如果在同一个系统中，要获得大于VCC的电压，就需要一个特殊的升压电路。许多电机驱动器都集成了电荷泵。应注意，应选择适当的外部电容，以获得足够的短路电流来驱动MOS晶体管。
上面提到的4V或10V是常用MOS管的导通电压，设计时需要有一定的余量。而且电压越高，导通速度越快，导通电阻越小。目前也有导通电压更低的MOS管用于不同领域，但在12V汽车电子系统中，一般4V导通就够了。
有关MOS晶体管的驱动电路及其损耗，请参见微芯片公司的an 799《MOSFET驱动器与MOSFET的匹配》。很详细了，不打算多写了。
5.MOS管应用电路
MOS管最明显的特点是良好的开关特性，因此广泛应用于开关电源、电机驱动以及照明调光等需要电子开关的电路中。
二、现在的MOS驱动，有几个特别的应用
1.低压应用
当使用5V电源时，如果此时使用传统的图腾柱结构，由于三极管的be有0.7V左右的压降，此时实际施加到栅极的最终电压只有4.3V，当我们选择标称栅极电压为4.5V的MOS管时，存在一定的风险
当使用3V或其他低压电源时，也会出现同样的问题。
2.宽电压应用
输入电压不是一个固定值，它会随着时间或其他因素而变化。这种变化导致PWM电路提供给MOS管的驱动电压不稳定。
为了使MOS晶体管在高栅极电压下安全，许多MOS晶体管都内置了电压调节器，以强制限制栅极电压的幅度。在这种情况下，当提供的驱动电压超过电压调节器的电压时，将导致大的静态功耗。
同时，如果简单地用电阻分压原理降低栅极电压，MOS晶体管在输入电压比较高的情况下也能很好地工作。
好，而输入电压降低的时候gate电压不足，引起导通不够彻底，从而增加功耗。3、双电压应用
在一些控制电路中，逻辑部分使用典型的5V或者3.3V数字电压，而功率部分使用12V甚至更高的电压。两个电压采用共地方式连接。
这就提出一个要求，需要使用一个电路，让低压侧能够有效的控制高压侧的MOS管，同时高压侧的MOS管也同样会面对1和2中提到的问题。
在这三种情况下，图腾柱结构无法满足输出要求，而很多现成的MOS驱动IC，
似乎也没有包含gate电压限制的结构。
三、相对通用的电路
电路图如下：
图1 用于NMOS的驱动电路
图2 用于PMOS的驱动电路
这里只针对NMOS驱动电路做一个简单分析：
Vl和Vh分别是低端和高端的电源，两个电压可以是相同的，但是Vl不应该超过Vh。
Q1和Q2组成了一个反置的图腾柱，用来实现隔离，同时确保两只驱动管Q3和Q4不会同时导通。
R2和R3提供了PWM电压基准，通过改变这个基准，可以让电路工作在PWM信号波形比较陡直的位置。
Q3和Q4用来提供驱动电流，由于导通的时候，Q3和Q4相对Vh和GND最低都只有一个Vce的压降，这个压降通常只有0.3V左右，大大低于0.7V的Vce。
R5和R6是反馈电阻，用于对gate电压进行采样，采样后的电压通过Q5对Q1和Q2的基极产生一个强烈的负反馈，从而把gate电压限制在一个有限的数值。这个数值可以通过R5和R6来调节。
最后，R1提供了对Q3和Q4的基极电流限制，R4提供了对MOS管的gate电流限制，也就是Q3和Q4的Ice的限制。必要的时候可以在R4上面并联加速电容。
这个电路提供了如下的特性：
1，用低端电压和PWM驱动高端MOS管。
2，用小幅度的PWM信号驱动高gate电压需求的MOS管。
3，gate电压的峰值限制
4，输入和输出的电流限制
5，通过使用合适的电阻，可以达到很低的功耗。
6，PWM信号反相。NMOS并不需要这个特性，可以通过前置一个反相器来解决。
在设计便携式设备和无线产品时，提高产品性能、延长电池工作时间是设计人员需要面对的两个问题。DC-DC转换器具有效率高、输出电流大、静态电流小等优点，非常适用于为便携式设备供电。目前DC-DC转换器设计技术发展主要趋势有：
（1）高频化技术：随着开关频率的提高，开关变换器的体积也随之减小，功率密度也得到大幅提升，动态响应得到改善。小功率DC-DC转换器的开关频率将上升到兆赫级。
（2）低输出电压技术：随着半导体**技术的不断发展，微处理器和便携式电子设备的工作电压越来越低，这就要求未来的DC-DC变换器能够提供低输出电压以适应微处理器和便携式电子设备的要求。
这些技术的发展对电源芯片电路的设计提出了更高的要求。首先，随着开关频率的不断提高，对于开关元件的性能提出了很高的要求，同时必须具有相应的开关元件 驱动电路以保证开关元件在高达兆赫级的开关频率下正常工作。其次，对于电池供电的便携式电子设备来说，电路的工作电压低（以锂电池为例，工作电压 2.5～3.6V），因此，电源芯片的工作电压较低。
MOS管具有很低的导通电阻，消耗能量较低，在目前流行的高效DC－DC芯片中多采用MOS管作为功率开关。但是由于MOS管的寄生电容大，一般情况下NMOS开关管的栅极电容高达几十皮法。这对于设计高工作频率DC－DC转换器开关管驱动电路的设计提出了更高的要求。
在低电压ULSI设计中有多种CMOS、BiCMOS采用自举升压结构的逻辑电路和作为大容性负载的驱动电路。这些电路能够在低于1V电压供电条件下正常 工作，并且能够在负载电容1～2pF的条件下工作频率能够达到几十兆甚至上百兆赫兹。本文正是采用了自举升压电路，设计了一种具有大负载电容驱动能力的， 适合于低电压、高开关频率升压型DC－DC转换器的驱动电路。电路基于Samsung AHP615 BiCMOS工艺设计并经过Hspice仿真验证，在供电电压1.5V ，负载电容为60pF时，工作频率能够达到5MHz以上。
