国产封测厂商竞速Chiplet，能否突破芯片技术封锁？

本报（chinatimes.net.cn）记者陶炜 张智 南京报道

国产封测厂商正在Chiplet（小芯粒）技术方向上加速奔跑。

1月5日，长电科技（600584.SH）在其公众号上宣布，公司XDFOI™Chiplet高密度多维异构集成系列工艺已按计划进入稳定量产阶段，同步实现国际客户4nm节点多芯片系统集成封装产品出货，最大封装体面积约为1500mm²的系统级封装。而早在一年之前，另一家国产封测巨头通富微电就已经在2021年年报中宣布，公司已大规模生产Chiplet产品，7nm产品已大规模量产，5nm产品已完成研发即将量产。

在摩尔定律已接近极致的当下，Chiplet技术由于可以有效的平衡芯片效能、成本以及良率之间的关系，近年来深受人们关注。尤其是在国产芯片遭遇种种技术封锁的背景下，人们对于国产芯片通过Chiplet技术绕开先进制程领域遭到的封锁饱含期待。

不过，记者在采访中了解到，先进封装并不能完全取代先进制程的作用，但确实能够在一定程度上突破封锁。“相比SoC，小芯粒具有以下特点：可以重复使用的IP，异构集成，高良率。这些特点可以降低传统封装的成本，在某种条件下可以降低对先进制程的依赖程度，但依然对先进工艺有较高要求。”深度科技研究院院长张孝荣对《华夏时报》记者表示。

国产封测企业竞速Chiplet

1月5日，长电科技宣布，公司XDFOI™ Chiplet高密度多维异构集成系列工艺已按计划进入稳定量产阶段，同步实现国际客户4nm节点多芯片系统集成封装产品出货，最大封装体面积约为1500mm²的系统级封装。

所谓Chiplet，通常被翻译为“粒芯”或“小芯片”，单从字面意义上可以理解为“粒度更小的芯片”。它是一种在先进制程下提升芯片的集成度，在不改变制程的前提下提升算力，并保证芯片制造良品率的一种手段。在当下，Chiplet技术被认为是在摩尔定律接近极致的情况下继续提高芯片性能的希望所在。

传统的系统级单芯片（SoC）将多个负责不同类型计算任务的计算单元，通过光刻的形式制作到同一块晶圆上。随着先进工艺节点不断演进，单颗芯片上可容纳的晶体管数量及单位面积性能不断提升。以 80mm面积的芯片裸片为例，在16nm工艺节点下，单颗裸片可容纳的晶体管数量为21.12 亿个；在7nm工艺节点下，该晶体管数量可增长到69.68亿个。然而随着半导体工艺的进步，在同等面积大小的区域里，挤进越来越多的硅电路，漏电流增加、散热问题大、时钟频率增长减慢等问题难以解决，芯片设计的难度和复杂度也在进一步增加。随着半导体工艺节点越来越接近物理极限，每一代半导体工艺节点提升对于芯片性能带来的收益也越来越小。

而Chiplet技术，在封装系统里面不再使用少量的大芯片做集成，而是改用数量更多但是尺寸更小的芯片粒（Chiplet）作为基本单位。其实现原理如同搭积木一样，把一些预先在工艺线上生产好的实现特定功能的芯片裸片，再将这些模块化的小芯片（裸片）互连起来，通 过先进的集成技术（如3D集成等）集成封装在一起，从而形成一个异构集成系统芯片。

“Chiplet 封装带来的是对传统片上系统集成模式的革新，主要表现在：1，良率提升：降低单片晶圆集成工艺良率风险，达到成本可控，有设计弹性，可实现芯片定制化；2，Chiplet将大尺寸的多核心的设计，分散到较小的小芯片，更能满足现今高效能运算处理器的需求；3，弹性的设计方式不仅提升灵活性，且可实现包括模块组装、芯片网络、异构系统与元件集成四个方面的功能，从而进一步降低成本（例如某些对于逻辑性能需求不高的模组可以使用成熟工艺）并提升性能。”长江证券分析师杨洋指出，基于小芯片的面积优势，Chiplet 可以大幅提高大型芯片的良率。目前在高性能计算、AI等方面的巨大运算需求，推动了逻辑芯片内的运算核心数量快速上升，与此同时，配套的SRAM容量、I/O数量也在大幅提升，使得整个芯片不仅晶体管数量暴涨，芯片的面积也不断增大。通过Chiplet设计将大芯片分成更小的芯片可以有效改善良率，同时也能够降低因为不良率而导致的成本增加，多芯片集成在越先进工艺下（如5nm）越具有显著的优势，因为在800mm面积的单片系统中，硅片缺陷导致的额外成本占总制造成本的50%以上。

在Chiplet（小芯粒）技术方向上投入心血的不只是长电科技。另一家国产封测巨头通富微电早在2021年年报时就宣布，公司已大规模生产Chiplet产品，7nm产品已大规模量产，5nm产品已完成研发即将量产。“公司技术实力上升到一个前所未有的高度。”通富微电当时如是表示。对于其目前的进展，通富微电相关人士表示较2021年年报时已有提升，但目前还没到发布的时候。

能否突破技术封锁？

对于中国芯片行业来说，Chiplet的意义不只在于提升芯片性能，更承载了突破技术封锁的希望。

近年来，美国对我国的芯片限制不断收紧。2022年8月，美国限制3纳米以下芯片设计EDA软件出口；9月，要求英伟达和AMD段断供高性能GPU芯片；10月，全方位限制先进芯片技术和设备的出口，被称为历史最严出口管制新规。在这一背景下，Chiplet意味着弯道超车的希望。

“先进封装的出现让业界看到了通过封装技术推动芯片高密度集成、性能提升、体积微型化和成本下降的巨大潜力，成为推动集成电路产业发展的关键力量之一。”长电科技董事、首席执行长郑力如是表示。

2022年12月16日举办的“第二届中国互连技术与产业大会”上，首个由中国集成电路领域相关企业和专家共同主导制定的《小芯片接口总线技术要求》团体标准，正式通过工信部中国电子工业标准化技术协会的审定并发布。上述标准的制定，旨在为中国半导体厂商在chiplet领域的发展制定相对统一的标准，提高来自不同制造商的小芯片之间的互操作性。这是中国首个原生Chiplet技术标准，对于中国集成电路产业延续“摩尔定律”，突破先进制程工艺限制具有重要意义。

“未来Chiplet产业会逐渐成熟，形成包括互联接口、架构设计、制造、先进封装、基板等完整产业链，中国厂商面临巨大发展机遇。短期内，各Chiplet厂商会通过自重用和自迭代利用这项技术的多项优势，而在接口、协议、工艺都更加开放和成熟的未来，产业链的各环节都将迎来换血。我们看好由Chiplet带动的后摩尔时代下产业链整合机会，将体现在需求端创新及商业模式升级下的重估，封装测试、封测设备、IC载板、IP/EDA企业都将迎来新的增长机遇。”杨洋认为。

不过，记者在采访中了解到，Chiple并不能完全替代先进制程的作用。“Chiple的意义我觉得在于两点：一是，并不是所有IP模块都需要先进制程，某些模块用成熟制程就可以支撑，Chiple可以把先进制程与成熟制程封装在一起，降低芯片的成本；二是，Chiple可以把相对较高nm数的芯片封装出低nm数芯片的性能，但是在功耗上与先进制程相比还是不足。在某些领域，对功耗、散热要求不高的时候，Chiple作用更大。但在消费芯片领域，比如手机用的芯片，Chiple技术暂时还不能实现较高nm数的芯片对低nm数芯片的替代。”一位半导体行业的从业者对《华夏时报》记者表示，中国半导体在大力拓展先进封装技术的同时，也需要在先进制造方面努力发展，从而才能真正实现大的跨越。

“小芯粒技术是芯片封装技术，不是制造工艺。芯片生产可以分成设计制造和封测三个环节，小芯粒是相对过去厂商普遍采用的SoC方式发展起来的一种可降低成本的封装技术。相比SoC，小芯粒具有以下特点：可以重复使用的IP，异构集成，高良率。这些特点可以降低传统封装的成本，在某种条件下可以降低对先进制程的依赖程度，但依然对先进工艺有较高要求。”张孝荣表示。

责任编辑：徐芸茜 主编：公培佳